Čím více funkcí a výkonu elektronického zařízení, tím složitější je jeho struktura, technologie a systém. Čím obtížnější je pro tradiční analogové integrované obvody správy napájení splnit celkové požadavky na správu napájení systému a tím dražší je. Jádro digitálního ovladače se skládá hlavně ze tří speciálních modulů: antialiasingový filtr, analogově-digitální převodník (ADC) a digitální modulátor šířky pulzu (DPWM). Aby bylo dosaženo stejného výkonnostního indexu jako u analogové řídicí architektury, je nutné mít návrh obvodu s vysokým rozlišením, vysokorychlostním a lineárním ADC a vysokým rozlišením a vysokorychlostním PWM.
Rozlišení ADC musí být schopno splnit rozsah, ve kterém je chyba menší než povolená změna výstupního napětí. Čím menší je požadované zvlnění výstupního napětí, tím vyšší je požadavek na rozlišení ADC. Zároveň, protože antialiasingové filtry a zřetězené nebo SAR analogově-digitální převodníky zavedou zpoždění smyčky, naléhavě potřebujeme analogově-digitální převodníky s vysokou vzorkovací frekvencí. Analogové regulátory mají inherentní omezení možných šířek impulsů, které lze generovat, zatímco DPWM může generovat diskrétní a omezené sady šířek PWM.
Z hlediska výstupu v ustáleném stavu je možná pouze jedna sada diskrétních výstupních napětí. Vzhledem k tomu, že DPWM je součástí zpětnovazební smyčky, musí být rozlišení DPWM dostatečně vysoké, aby výstup nezobrazoval známou hodnotu limitního cyklu. Minimální počet číslic potřebný k nezobrazení žádné mezní hodnoty závisí na topologii, výstupním napětí a rozlišení ADC. Současně se nastavuje stabilita smyčky systému pomocí PI nebo PID regulátoru.
